通信工程本科畢業(yè)論文開題報告

時間：2020-11-02 12:28:06 開題報告我要投稿

通信工程本科畢業(yè)論文開題報告

　　開題報告是寫畢業(yè)論文的第一個任務，其作用是闡述論文選題依據(jù)以及講述初步構(gòu)思的實驗思路。

通信工程本科畢業(yè)論文開題報告

　　課題名稱：基于FPGA的交通燈控制設計

　　1. 綜述本課題國內(nèi)外研究動態(tài)，說明選題的依據(jù)和意義

　　交通燈是城市交通監(jiān)管系統(tǒng)的重要組成部分，對于保證機動車輛的安全行駛，維持城市道路的順暢起到了重要作用。目前很多城市交叉路口的交通燈實行的是定時控制，燈亮的時間是預先設定好的，在時間和空間方面的應變性能較差，一定程度上造成了交通資源的浪費，加重了道路交通壓力。而在EDA技術(shù)的基礎上，利用FPGA的相關(guān)知識設計的交通燈控制系統(tǒng)，可以根據(jù)實際情況對燈亮時間進行自由調(diào)整，具有一定的實用性。

　　FPGA以其不可替代的地位及伴隨而來的極具知識經(jīng)濟特征的IP芯片產(chǎn)業(yè)的崛起，正越來越受到業(yè)內(nèi)人士的密切關(guān)注。FPGA(Field-Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。目前以硬件描述語言(Verilog或VHDL)所完成的電路設計，可以經(jīng)過簡單的綜合與布局，快速的燒錄至FPGA上進行測試，是現(xiàn)代IC設計驗證的技術(shù)主流。這些可編輯元件可以被用來實現(xiàn)一些基本的邏輯門電路(比如AND、OR、XOR、NOT)或者更復雜一些的組合功能比如解碼器或數(shù)學方程式。在大多數(shù)的FPGA里面，這些可編輯的元件里也包含記憶元件例如觸發(fā)器(Flip-flop)或者其他更加完整的記憶塊。系統(tǒng)設計師可以根據(jù)需要通過可編輯的連接把FPGA內(nèi)部的邏輯塊連接起來，就好像一個電路試驗板被放在了一個芯片里。一個出廠后的成品FPGA的邏輯塊和連接可以按照設計者而改變，所以FPGA可以完成所需要的邏輯功能。FPGA包括了一些相對大數(shù)量的可以編輯邏輯單元，F(xiàn)PGA邏輯門的密度在幾萬到幾百萬個邏輯單元之間。在系統(tǒng)結(jié)構(gòu)上FPGA卻是有很多的連接單元，這樣雖然讓它可以更加靈活的編輯，但是結(jié)構(gòu)卻復雜的多。

　　目前應用比較廣泛的硬件描述語言就是VHDL(Very HighSpeed Integrated Circuit Hardware Description Language)，它最早是由美國國防部提出來的。VHDL是一種全方位的硬件描述語言，具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和邏輯門級三個不同層次的設計，支持結(jié)構(gòu)、數(shù)據(jù)流、強，因此在實際應用中越來越廣泛。VHDL的主要特點有:作為硬件描述語言的第一個國際標準，VHDL具有很強的可移植性;具有豐富的模擬仿真語句和庫函數(shù)，隨時可對設計進行仿真模擬，因而能將設計中邏輯上的錯誤消滅在組裝之前，在大系統(tǒng)的設計早期就能查驗設計系統(tǒng)功能的可行性;設計層次較高，用于較復雜的計算時能盡早發(fā)現(xiàn)存在的問題，從而縮短設計周期;VHDL的設計不依賴于特定的器件，方便了工藝的轉(zhuǎn)換;支持大規(guī)模設計的分解和已有設計的再利用;對于用VHDL完成的一個確定的設計，可以利用EDA工具進行邏輯綜合和優(yōu)化，并自動地把VHDL描述設計轉(zhuǎn)變成門級網(wǎng)表;VHDL用源代碼描述來進行復雜控制邏輯的設計，靈活又方便，同時也便于設計結(jié)果的交流、保存和重用。

　　隨著硬件描述語言VHDL的普及以及FPGA器件的廣泛應用，它必將在硬件設計領(lǐng)域發(fā)揮更為重要的作用。

　　2. 研究的基本內(nèi)容，擬解決的主要問題

　　本設計課題用FPGA來實現(xiàn)交通燈的設計，本設計現(xiàn)要研究的相關(guān)內(nèi)容主要有：

　　(1) 交通燈的設計方案;

　　(2) 該系統(tǒng)具有顯紅、黃、綠三種指示燈，依次循環(huán)交通燈等功能;

　　(3) 各功能模塊的設計與實現(xiàn);

　　(4) 如何用VHDL編寫源程序;

　　(5) 根據(jù)要求實現(xiàn)的功能完成相關(guān)各模塊源程序的設計;

　　(6) 對所構(gòu)造的電路進行仿真，調(diào)試。

　　本課題為交通燈的設計及其FPGA實現(xiàn)，關(guān)于研究途徑考慮在EDA技術(shù)的基礎上，利用FPGA的相關(guān)知識設計交通燈控制系統(tǒng)，可以根據(jù)實際情況對燈亮時間進行自由調(diào)整，整個設計系統(tǒng)通過QuartusⅡ軟件進行了模擬仿真，并下載到FPGA器件中進行硬件的調(diào)試，驗證設計的交通信號燈控制電路完全可以實現(xiàn)預定的功能，具有一定的實用性。所設計的交通信號燈控制電路，主要適用于在兩條干道匯合點形成的十字交叉路口，路口設計兩組紅綠燈分別對兩個方向上的交通運行狀態(tài)進行管理。交通燈的持續(xù)閃亮時間由鍵盤輸入控制。

　　(1) 設兩組紅綠燈方向分別為A、B，當B方向的`紅燈亮時，A方向?qū)G燈亮，由綠燈轉(zhuǎn)換成紅燈的過渡階段黃燈亮，即B方向紅燈亮的時間等于A方向綠燈和黃燈亮的時間之和。同理，當A方向的紅燈變亮時，B方向的交通燈也遵循此規(guī)則。各干道上安裝有數(shù)碼管，以倒計時的形式顯示本道各信號燈閃亮的時間。

　　(2) 整個系統(tǒng)主要由分頻模塊、控制模塊、計數(shù)模塊、分位模塊以及顯示電路構(gòu)成。分頻模塊主要將系統(tǒng)輸入的基準時鐘信號轉(zhuǎn)換為1 Hz的激勵信號，驅(qū)動計數(shù)模塊和控制模塊工作。

　　控制模塊根據(jù)計數(shù)器的計數(shù)情況對交通燈的亮滅及持續(xù)時間進行控制，并通過分位電路將燈亮時間以倒計時的形式通過數(shù)碼管顯示出來。

　　計數(shù)模塊主要實現(xiàn)累加循環(huán)計數(shù)，計數(shù)的最大值由鍵盤輸入控制，輸出的計數(shù)值為控制模塊的燈控提供參考。

　　分位模塊的設計主要是將燈亮時間分為十位和個位，通過兩個相應的數(shù)碼管分別顯示出來。

　　(3) 利用硬件描述語言VHDL編程，借助Altera公司的QuartusⅡ軟件環(huán)境下進

　　行編譯及仿真測試，通過FPGA芯片實現(xiàn)一個實用的交通信號燈控制系統(tǒng)，設計采用EDA技術(shù)，不但大大縮短了開發(fā)研制周期，提高了設計效率，而且使系統(tǒng)具有設計靈活，實現(xiàn)簡單，性能穩(wěn)定的特點。

　　3. 研究步驟、方法及措施

　　(1)硬件設計

　　硬件設計運用EDA技術(shù)，采用并行技術(shù)和自上而下的設計方法，在頂層進行層次劃分和結(jié)構(gòu)設計。為實現(xiàn)交通燈控制的功能，完成設計要求，采用模塊化設計。本設計預計分為四個模塊：時鐘分頻模塊;控制模塊;計數(shù)模塊;分位模塊。交通燈各模塊模塊劃分如下圖1所示。

　�、俜诸l模塊主要將系統(tǒng)輸入的基準時鐘信號轉(zhuǎn)換為1 Hz的激勵信號，驅(qū)動計數(shù)模塊和控制模塊工作。

　　②控制模塊根據(jù)計數(shù)器的計數(shù)情況對交通燈的亮滅及持續(xù)時間進行控制，并通過分位電路將燈亮時間以倒計時的形式通過數(shù)碼管顯示出來。

　�、塾嫈�(shù)模塊主要實現(xiàn)累加循環(huán)計數(shù)，計數(shù)的最大值由鍵盤輸入控制，輸出的計數(shù)值為控制模塊的燈控提供參考。

　�、芊治荒K的設計主要是將燈亮時間分為十位和個位，通過兩個相應的數(shù)碼管分別顯示出來。

　　(2)軟件設計

　　將系統(tǒng)分成的四部分利用VHDL的編程語言在QuartusII的仿真環(huán)境進行來實現(xiàn)時鐘分頻、交通燈控制，數(shù)碼管計數(shù)和交通燈燈亮時間分位等模塊功能。并進一步進行模擬仿真進行驗證結(jié)果是否滿足課題要求。

　　(3)下載仿真將利用VHDL語言在QuartusII的環(huán)境下整體設計的交通燈運行和控制的程序燒制一下，再利用EDA實驗箱，將其下載到EDA的實驗箱并設置相關(guān)按鈕進行仿真測試來驗證所做交通燈控制器的效果。

　　4. 研究工作進度

　　第5周收集相關(guān)資料。

　　第6周設計方案，包括系統(tǒng)設計、原理圖設計。

　　第7周~第13周采用QUARTUS II實現(xiàn)系統(tǒng)設計、調(diào)試。

　　第14周~第15周下載、系統(tǒng)改進，并進行畢業(yè)論文的撰寫。