中值濾波的FPGA實(shí)現(xiàn)

全部作者： 吳少群 第1作者單位： 安徽理工學(xué)校 論文摘要： 介紹了1種基于FPGA的中值濾波的設(shè)計(jì)思路，借助Altera公司的Cyclone系列芯片EP1C12和Quartus Ⅱ6.0開發(fā)軟件對設(shè)計(jì)進(jìn)行了仿真驗(yàn)證。 關(guān)鍵詞： 中值濾波，F(xiàn)PGA，Cyclone (瀏覽全文) 發(fā)表日期： 2007年04月27日 同行評議：

文章提出1種節(jié)省硬件資源的中值濾波實(shí)現(xiàn)方法,并進(jìn)行了仿真驗(yàn)證,具有1定的工程應(yīng)用價(jià)值,但是文章在文字表達(dá)及公式的說明方面還需進(jìn)1步改進(jìn),文章所具有的學(xué)術(shù)價(jià)值1般.

綜合評價(jià)： 修改稿： 注：同行評議是由特聘的同行專家給出的評審意見，綜合評價(jià)是綜合專家對論文各要素的評議得出的數(shù)值，以1至5顆星顯示。

【中值濾波的FPGA實(shí)現(xiàn)】相關(guān)文章：

基于FPGA實(shí)現(xiàn)FIR濾波器的研究05-23

基于FPGA流水線分布式算法的FIR濾波器的實(shí)現(xiàn)09-30

WCDMA主同步的FPGA實(shí)現(xiàn)06-15

自適應(yīng)算術(shù)編碼的FPGA實(shí)現(xiàn)07-07

基于FPGA的HDLC通信模塊的實(shí)現(xiàn)05-14

基于FPGA的TS over lP的設(shè)計(jì)與實(shí)現(xiàn)07-01

3-DES算法的FPGA高速實(shí)現(xiàn)07-21

數(shù)字頻率合成器的FPGA實(shí)現(xiàn)08-23

用FPGA實(shí)現(xiàn)異步串口與同步串口的轉(zhuǎn)換08-27

利用Verilog HDL實(shí)現(xiàn)基于FPGA的分頻方法09-02