- 相關(guān)推薦
通用異步收發(fā)芯片SCC2691的原理及應用
摘要：介紹Philips公司新推出的異步收發(fā)芯片SCC2691的功能與特點。包括SCC2691的引腳定義、主要功能、常用寄存器等內(nèi)容。在此基礎(chǔ)上，結(jié)合實際工作經(jīng)驗，給出一個軟、硬件設計的實例。
關(guān)鍵詞：單片機 通用異步收發(fā)器（UART） 串口擴展
引 言
1 概 述
SCC2619是Philips公司推出的高集成、低能耗的全雙工通用異步收發(fā)器UART。該芯片的接收與發(fā)送速度可以分別定義，接收器采用三倍緩沖方式，在中斷驅(qū)動系統(tǒng)中大大減少了CPU處理中斷的次數(shù)。SCC2691在收、發(fā)雙方之間提供了一種握手方式，當接收方的緩沖區(qū)已滿時，能自動使遠程發(fā)送方的發(fā)送失效。除此之外，SCC2691還具有以下特性：
△可編程的數(shù)據(jù)格式為5~8位數(shù)據(jù)位；可選擇的
奇偶校驗位；可編程的停止位。
△16位可編程的計數(shù)器/定時器。
△收發(fā)器的波特率可分別按以下方式定義：從
50~115.2K共18種固定的波特率；由計數(shù)器/定
時器驅(qū)動的非標準自定義的波特率；外部時鐘
的1倍或16倍頻。
△奇偶校驗、幀錯誤、溢出錯誤檢測。
△可編程的通道方式。
△7個中斷源，但同時僅有一種中斷輸出。
2 引腳定義
SCC2691采用SO、PLCC、DIP等形式封裝。主要引腳功能定義如下。
D0~D7：數(shù)據(jù)總線。在CPU和UART之間所有的數(shù)據(jù)、命令、狀態(tài)信息等都是通過數(shù)據(jù)總線進行傳遞的。在CEN信號是有效低電平時，發(fā)送的方向由WRN和RDN兩個讀寫控制決定；當CEN為高電平時，數(shù)據(jù)總線三態(tài)。
CEN：芯片使能引腳，低電平有效。低電平使能時，在CPU與UART之間通過D0~D7傳遞的數(shù)據(jù)受 WRN、RDN和A0~A2等引腳控制；高電平時，使UART與CPU隔離。
WRN：寫選通，低電平有效。當CEN為低電平時，WRN上的低電平使數(shù)據(jù)總線D0~D7上的數(shù)據(jù)被送往由地址A0~A2選中的寄存器中。
RDN：讀選通，低電平有效。當CEN為低電平時，RDN上的低電平將被地址A0~A2選中的寄存器的內(nèi)容送往數(shù)據(jù)總線D0~D7。
A0～A2：地址輸入端。選擇執(zhí)行讀寫操作的UART寄存器。
RESET：復位輸入端，高電平有效。復位時將清除UART中的狀態(tài)寄存器（SR）、中斷屏蔽寄存器（IMR）、中斷狀態(tài)寄存器（ISR），設置方式指針指向方式寄存器1（MR1），使發(fā)送和接收失效，并且引腳TxD置為高電平。
INTRN：中斷請求輸出端，低電平有效�？蓮钠邆�中斷源中選擇一個作為UART的中斷輸出。CPU可以讀中斷狀態(tài)寄存器（ISR），以判斷七個中斷源的狀態(tài)。該引腳是漏極開路輸出，需要接上拉電阻。
X1/CLK：晶體連接或外部時鐘輸入端。通常采用3.6864MHz的晶體。
X2：晶體連接端。若未連接晶體，最好使該引腳懸空。
RxD：串行數(shù)據(jù)輸入端。
TxD：串行數(shù)據(jù)輸出端。當發(fā)送器空閑、不使能或者UART工作在本地循環(huán)狀態(tài)下，該引腳輸出高電平。
MPO：多功能輸出端。通過對輔助控制寄存器（ACR）進行編程，可以選擇以下8種功能作為該引腳的輸出。
① RTSN：請求發(fā)送，低電平有效�？赏ㄟ^編程命令寄存器（CR）使該引腳使能，也可以設置方式寄存器（MR），當發(fā)送方結(jié)束發(fā)送或接收方的接收緩沖區(qū)已滿時自動復位。
② C/TO：計數(shù)/定時器輸出。
③ TxC1X：發(fā)送器頻率的1倍頻輸出。
④ TxC16X：發(fā)送器頻率的16倍頻輸出。
⑤ RxC1X：接收器頻率的1倍頻輸出。
⑥ RxC16X：接收器頻率的16倍頻輸出。
⑦ TxRDY：表示發(fā)送器保存寄存器（THR）空。低電平有效（漏極開路輸出）。
⑧ RxRDY/FFULL：標識接收器緩沖區(qū)非空或已滿。低電平有效（漏極開路輸出）。
MPI：多功能輸入引腳。該引腳可定義為以下3種功能：
① GPI：通用引腳。該引腳上的跳變或電平狀態(tài)可以作為中斷源反映到中斷狀態(tài)寄存器（ISR）的相應位。
② CTCLK：計數(shù)器/定時器的外部輸入時鐘。
③ RTCLK：接收器或發(fā)送器的外部時鐘輸入。設置時鐘選擇寄存器（CSR）可選擇輸入的1倍頻或16倍頻作為接收和發(fā)送的頻率。
3 主要功能
（1）中斷控制
以下內(nèi)部事件的發(fā)生可以使能中斷輸出引腳（INTRN）：發(fā)送保持寄存器（THR）準備好；發(fā)送轉(zhuǎn)移寄存器（TSR）空；接收保持寄存器（RHR）準備好或已滿；接收到break信號的開始或結(jié)束；計數(shù)器達到定義的計數(shù)值；MPI端腳的跳變；MPI端腳的電平狀態(tài)。
與中斷控制相關(guān)的寄存器是中斷屏蔽寄存器（IMR）和中斷狀態(tài)寄存器（ISR）。IMR用于從以上七個中斷源中選擇一種作為觸發(fā)INTRN的條件。CPU可以讀取ISR來獲得所有中斷源的狀態(tài)。ISR不受IMR的影響。
（2）操作控制
UART的控制邏輯單元接收來自CPU的命令生成相應的信號來支配內(nèi)部各器件進行操作。控制邏輯單元通過地址譯碼和讀寫控制使CPU與UART相互通信。地址譯碼與讀寫控制之間的關(guān)系見表1。
表1 寄存器地址表
A2A1A0讀（RDN=0）寫（WRN=0）000方式寄存器MR1/MR2方式寄存器MR1/MR2001狀態(tài)寄存器SR時鐘選擇寄存器CSR010波特率生成器測試方式命令寄存器CR0
【通用異步收發(fā)芯片SCC2691的原理及應用】相關(guān)文章：
單片射頻收發(fā)芯片TRF6901的原理與應用03-18
通用異步串口擴展芯片GM8123/25的原理和應用03-18
高性能VGA芯片AD8367原理及應用03-19
高精度鋰電池監(jiān)測芯片DS2762的原理及應用03-18
10位65MSPS模數(shù)轉(zhuǎn)換芯片ADC10065的原理和應用03-18
FPGA芯片APA150及其應用03-18