国产激情久久久久影院小草_国产91高跟丝袜_99精品视频99_三级真人片在线观看

基于FPGA的快速傅立葉變換

時(shí)間:2024-05-12 05:15:13 理工畢業(yè)論文 我要投稿
  • 相關(guān)推薦

基于FPGA的快速傅立葉變換

摘要:在對(duì)FFT(快速傅立葉變換)算法進(jìn)行研究的基礎(chǔ)上,描述了用FPGA實(shí)現(xiàn)FFT的方法,并對(duì)其中的整體結(jié)構(gòu)、蝶形單元及性能等進(jìn)行了分析。

傅立葉變換是數(shù)字信號(hào)處理中的基本操作,廣泛應(yīng)用于表述及分析離散時(shí)域信號(hào)領(lǐng)域。但由于其運(yùn)算量與變換點(diǎn)數(shù)N的平方成正比關(guān)系,因此,在N較大時(shí),直接應(yīng)用DFT算法進(jìn)行譜變換是不切合實(shí)際的。然而,快速傅立葉變換技術(shù)的出現(xiàn)使情況發(fā)生了根本性的變化。本文主要描述了采用FPGA來(lái)實(shí)現(xiàn)2k/4k/8k點(diǎn)FFT的設(shè)計(jì)方法。

1 整體結(jié)構(gòu)

一般情況下,N點(diǎn)的傅立葉變換對(duì)為:

其中,WN=exp(-2 pi/N)。X(k)和x(n)都為復(fù)數(shù)。與之相對(duì)的快速傅立葉變換有很多種,如DIT(時(shí)域抽取法)、DIF(頻域抽取法)、Cooley-Tukey和Winograd等。對(duì)于2n傅立葉變換,Cooley-Tukey算法可導(dǎo)出DIT和DIF算法。本文運(yùn)用的基本思想是Cooley-Tukey算法,即將高點(diǎn)數(shù)的傅立葉變換通過(guò)多重低點(diǎn)數(shù)傅立葉變換來(lái)實(shí)現(xiàn)。雖然DIT與DIF有差別,但由于它們?cè)诒举|(zhì)上都是一種基于標(biāo)號(hào)分解的算法,故在運(yùn)算量和算法復(fù)雜性等方面完全一樣,而沒(méi)有性能上的優(yōu)劣之分,所以可以根據(jù)需要任取其中一種,本文主要以DIT方法為對(duì)象來(lái)討論。

N=8192點(diǎn)DFT的運(yùn)算表達(dá)式為:

式中,m=(4n1+n2)(2048k1+k2)(n=4n1+n2,k=2048k1+k2)其中n1和k2可取0,1,...,2047,k1和n2可。,1,2,3。

由式(3)可知,8k傅立葉變換可由4×2k的傅立葉變換構(gòu)成。同理,4k傅立葉變換可由2×2k的傅立葉變換構(gòu)成。而2k傅立葉變換可由128×16的傅立葉變換構(gòu)成。128的傅立葉變換可進(jìn)一步由16×8的傅立葉變換構(gòu)成,歸根結(jié)底,整個(gè)傅立葉變換可由基2、基4的傅立葉變換構(gòu)成。2k的FFT可以通過(guò)5個(gè)基4和1個(gè)基2變換來(lái)實(shí)現(xiàn);4k的FFT變換可通過(guò)6個(gè)基4變換來(lái)實(shí)現(xiàn);8k的FFT可以通過(guò)6個(gè)基4和1個(gè)基2變換來(lái)實(shí)現(xiàn)。也就是說(shuō):FFT的基本結(jié)構(gòu)可由基2/4模塊、復(fù)數(shù)乘法器、存儲(chǔ)單元和存儲(chǔ)器控制模塊構(gòu)成,其整體結(jié)構(gòu)如圖1所示。

圖1中,RAM用來(lái)存儲(chǔ)輸入數(shù)據(jù)、運(yùn)算過(guò)程中的中間結(jié)果以及運(yùn)算完成后的數(shù)據(jù),ROM用來(lái)存儲(chǔ)旋轉(zhuǎn)因子表。蝶形運(yùn)算單元即為基2/4模塊,控制模塊可用于產(chǎn)生控制時(shí)序及地址信號(hào),以控制中間運(yùn)算過(guò)程及最后輸出結(jié)果。

2 蝶形運(yùn)算器的實(shí)現(xiàn)

基4和基2的信號(hào)流如圖2所示。圖中,若A=r0+j*i0,B=r1+j*i1,C=r2+j*i2,D=r3+j*i3是要進(jìn)行變換的信號(hào),Wk0=c0+j*s0=1,Wk1=c1+j*s1,Wk2=c2+j*s2,Wk3=c3+j*s3為旋轉(zhuǎn)因子,將其分別代入圖2中的基4蝶形運(yùn)算單元,則有:

A′=[r0+(r1×c1-i1×s1)+(r2×c2-i2×s2)+(r3×c3-i3×s3)]+j[i0+(i1×c1+r1×s1)+(i2×c2+r2×s2)+(i3×c3+r3×s3)]? 。ǎ矗

B′=[r0+(i1×c1+r1×s1)-(r2×c2-i2×s2)-(i3×c3+r3×s3)]+j[i0-(r1×c1-i1×s1)-(i2×c2+r2×s2)+(r3×c3-i3×s3)]  (5)

C′=[r0-(r1×c1-i1×s1)+(r2×c2-i2×s2)-(r3×c3-i3×s3)]+j[i0-(i1×c1+r1×s1)+(i2×c2+r2×s2)-(i3×c3+r3×s3)] (6)

D′=[r0-(i1×c1+r1×s1)-(r2×c2-i2×s2)+(i3×c3+r3×s3)]+j[i0+(r1×c1-i1×s1)-(i2×c2+r2×s2)-(r3×c3-i3×s3)]? (7)

而在基2蝶形中,Wk0和Wk2的值均為1,這樣,將A,B,C和D的表達(dá)式代入圖2中的基2運(yùn)算的四個(gè)等式中,則有:

A′=r0+(r1×c1-i1×s1)+j[i0+(i1×c1+r1×s1)]? (8)

B′=r0- (r1×c1-i1×s1)+j[i0-(i1×c1+r1×s1)] 。ǎ梗

C′=r2+(r3×c3-i3×s3)+j[i0+(i3×c3+r3×s3)]? (10)

D′=r2-(r3×c3-i3×s3)+j[i0-(i3×c3+r3×s3)]? (11)

在上述式(4)~(11)中有很多類(lèi)同項(xiàng),如i1×c1+r1×s1和r1×c1-i1×s1等,它們僅僅是加減號(hào)的不同,其結(jié)構(gòu)和運(yùn)算均類(lèi)似,這就為簡(jiǎn)化電路提供了可能。同時(shí),在蝶形運(yùn)算中,復(fù)數(shù)乘法可以由實(shí)數(shù)乘法以一定的格式來(lái)表示,這也為設(shè)計(jì)復(fù)數(shù)乘法器提供了一種實(shí)現(xiàn)的途徑。

以基4為例,在其運(yùn)算單元中,實(shí)際上只需做三個(gè)復(fù)數(shù)乘法運(yùn)算,即只須計(jì)算BWk1、CWk2和DWk3的值即可,這樣在一個(gè)基4蝶形單元里面,最多只需要3個(gè)復(fù)數(shù)乘法器就可以了。在實(shí)際過(guò)程中,在不提高時(shí)鐘頻率下,只要將時(shí)序控制好?便可利用流水線(Pipeline)技術(shù)并只用一個(gè)復(fù)數(shù)乘法器就可完成這三個(gè)復(fù)數(shù)乘法,大大節(jié)省了硬件資源。

圖2 基2和基4蝶形算法的信號(hào)流圖

3。疲疲缘牡刂

FF

【基于FPGA的快速傅立葉變換】相關(guān)文章:

一種基于分?jǐn)?shù)階傅立葉變換的LFM信號(hào)檢測(cè)簡(jiǎn)化方法11-22

基于空間傅立葉變換的智能天線下行波束賦形技術(shù)研究03-07

基于EDA技術(shù)的FPGA設(shè)計(jì)03-18

基于FPGA的HDLC通信模塊的實(shí)現(xiàn)05-14

基于FPGA的TS over lP的設(shè)計(jì)與實(shí)現(xiàn)03-21

基于FPGA的智能誤碼測(cè)試儀03-21

基于FPGA的快速并行FFT及其在空間太陽(yáng)望遠(yuǎn)鏡圖像鎖定系統(tǒng)中的應(yīng)03-18

基于小波變換的諧波檢測(cè)法03-28

基于HOUGH變換的雷達(dá)圖像圓檢測(cè)03-07