- 相關(guān)推薦
實(shí)現(xiàn)直接數(shù)字頻率合成器的三種技術(shù)方案
摘要：討論了DDS的工作原理及性能性點(diǎn)，介紹了目前實(shí)現(xiàn)DDS常用的三種技術(shù)方案，并對(duì)各方案的特點(diǎn)作了簡(jiǎn)單的說(shuō)明。1971年，美國(guó)學(xué)者J.Tierney等人撰寫的“A Digital Frequency Synthesizer”-文首次提出了以全數(shù)字技術(shù)，從相位概念出發(fā)直接合成所需波形的一種新給 成原理。限于當(dāng)時(shí)的技術(shù)和器件產(chǎn)，它的性牟指標(biāo)尚不能與已有的技術(shù)盯比，故未受到重視。近1年間，隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器（Direct Digital Frequency Synthesis簡(jiǎn)稱DDS或DDFS）得到了飛速的發(fā)展，它以有別于其它頻率合成方法的優(yōu)越性能和特點(diǎn)成為現(xiàn)代頻率合成技術(shù)中的姣姣者。具體體現(xiàn)在相對(duì)帶寬寬、頻率轉(zhuǎn)換時(shí)間短、頻率分辨率高、輸出相位連續(xù)、可產(chǎn)生寬帶正交信號(hào)及其他多種調(diào)制信號(hào)、可編程和全數(shù)字化、控制靈活方便等方面，并具有極高的性價(jià)比。
1 DDS基本原理及性能特點(diǎn)
DDS的基本大批量是利用采樣定量，通過(guò)查表法產(chǎn)生波形。DDS的結(jié)構(gòu)有很多種，其基本的電路原理可用圖1來(lái)表示。
相位累加器由N位加法器與N位累加寄存器級(jí)聯(lián)構(gòu)成。每來(lái)一個(gè)時(shí)鐘脈沖fs，加法器將控制字k與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結(jié)果送到累加寄存器的數(shù)據(jù)輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對(duì)頻率控制字進(jìn)行線性相位加累加。由此可以看出，相位累加器在每一個(gè)中輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號(hào)的相位，相位累加器的出頻率就是DDS輸出的信號(hào)頻率。
用相位累加器輸出的數(shù)據(jù)作為波形存儲(chǔ)器（ROM）的相位取樣地址。這樣就可把存儲(chǔ)在波形存儲(chǔ)器內(nèi)的波形抽樣值（二進(jìn)制編碼）經(jīng)查找表查出，完成相位到幅值轉(zhuǎn)換。波形存儲(chǔ)器的輸出送到D/A轉(zhuǎn)換器，D/A轉(zhuǎn)換器將數(shù)字量形式的波形幅值轉(zhuǎn)換成所要求合成頻率的模擬量形式信號(hào)。低通濾波器用于濾除不需要的取樣分量，以便輸出頻譜純凈的正弦波信號(hào)。
DDS在相對(duì)帶寬、頻率轉(zhuǎn)換時(shí)間、高分頭放力、相位連續(xù)性、正交輸出以及集成化等一系列性能指標(biāo)方面遠(yuǎn)遠(yuǎn)超過(guò)了傳統(tǒng)頻率合成技術(shù)所能達(dá)到的水平，為系統(tǒng)提供了優(yōu)于模擬信號(hào)源的性能。
（1）輸出頻率相對(duì)帶寬較寬
輸出頻率帶寬為50%fs（理論值）。但考慮到低通濾波器的特性和設(shè)計(jì)難度以及對(duì)輸出信號(hào)雜散的抑制，實(shí)際的輸出頻率帶寬仍能達(dá)到40%fs。
（2）頻率轉(zhuǎn)換時(shí)間短
DDS是一個(gè)開(kāi)環(huán)系統(tǒng)，無(wú)任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時(shí)間極短。事實(shí)上，在DDS的頻率控制字改變之后，需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現(xiàn)頻率的轉(zhuǎn)換。因此，頻率時(shí)間等于頻率控制字的傳輸，也就是一個(gè)時(shí)鐘周期的時(shí)間。時(shí)鐘頻率越高，轉(zhuǎn)換時(shí)間越短。DDS的頻率轉(zhuǎn)換時(shí)間可達(dá)納秒數(shù)量級(jí)，比使用其它的頻率合成方法都要短數(shù)個(gè)數(shù)量級(jí)。
（3）頻率分辨率極高
若時(shí)鐘fs的頻率不變，DDS的頻率分辨率就是則相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級(jí)，許多小于1mHz甚至更小。
（4）相位變化連續(xù)
改變DDS輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號(hào)相位的連續(xù)性。
（5）輸出波形的靈活性
只要在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，即可以方便靈活地實(shí)現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號(hào)。另外，只要在DDS的波形存儲(chǔ)器存放不同波形數(shù)據(jù)，就可以實(shí)現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當(dāng)DDS的波形存儲(chǔ)器分別存放正弦和余弦函數(shù)表時(shí)，既可得到正交的兩路輸出。
（6）其他優(yōu)點(diǎn)
由于DDS中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當(dāng)靈活，因此性價(jià)比極高。
DDS也有局限性，主要表現(xiàn)在：
（1）輸出頻帶范圍有限
由于DDS內(nèi)部DAC和波形存儲(chǔ)器（ROM）的工作速度限制，使得DDS輸出的最高頻有限。目前市場(chǎng)上采用CMOS、TTL、ECL工藝制作的DDS工習(xí)片，工作頻率一般在幾十MHz至400MHz左右。采用GaAs工藝的DDS芯片工作頻率可達(dá)2GHz左右。
（2）輸出雜散大
由于DDS采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來(lái)源主要有三個(gè)：相位累加器相位舍位誤差造成的雜散；幅度量化誤差（由存儲(chǔ)器有限字長(zhǎng)引起）造成的雜散和DAC非理想特性造成的雜散。
2 實(shí)現(xiàn)DDS的三種技術(shù)方案
2.1 采用高性能DDS單片電路的解決方案
隨著微電子技術(shù)的飛速發(fā)展，目前高超 性能優(yōu)良的DDS產(chǎn)品不斷推出，主要有Qualcomm、AD、Sciteg和Stanford等公司單片電路（monolithic）。Qualcomm公司推出了DDS系列Q2220、Q2230、Q2334、Q2240、Q2368，其中Q2368的時(shí)鐘頻率為130MHz，分辨率為0.03Hz，雜散控制為-76dBc，變頻時(shí)間為0.1μs;美國(guó)AD公司也相繼推出了他們的DDS系列：AD9850、AD9851、可以實(shí)現(xiàn)線性調(diào)頻的AD9852、兩路正交輸出的AD9854以及以DDS為核心的QPSK調(diào)制器AD9853、數(shù)字上變頻器AD9856和AD9857.AD公司的DDS系列產(chǎn)品以其較高的性能價(jià)格比，目前取得了極為廣泛的應(yīng)用。AD公司的常用DDS芯片選用列表見(jiàn)表1.下面僅對(duì)比較常用的AD9850芯片作一簡(jiǎn)單介紹。
表1 AD公司的常用DDS芯片選用列表
【實(shí)現(xiàn)直接數(shù)字頻率合成器的三種技術(shù)方案】相關(guān)文章：
基于FPGA的直接數(shù)字頻率合成器的設(shè)計(jì)和實(shí)現(xiàn)03-19
數(shù)字頻率合成器的FPGA實(shí)現(xiàn)03-07
新型數(shù)字化可編程頻率合成器03-19
鍵控技術(shù)的數(shù)字實(shí)現(xiàn)與發(fā)展03-21
基于Delta-Sigma調(diào)制的分?jǐn)?shù)頻率合成器的研究03-07
數(shù)字下變頻技術(shù)的研究及其FPGA實(shí)現(xiàn)03-07
MPEG-4視頻數(shù)字水印技術(shù)的設(shè)計(jì)與實(shí)現(xiàn)03-18