高精度時(shí)鐘芯片SD2001E及其應(yīng)用

摘要：介紹一種內(nèi)置晶振、充電電池、串行NVRAM的高精度和免調(diào)校實(shí)時(shí)時(shí)鐘芯片SD2001E。由該芯片構(gòu)成的時(shí)鐘電路具有精度高、外圍電路和接口電路簡(jiǎn)單的特點(diǎn)。文中詳細(xì)描述芯片的主要特性、引腳說(shuō)明及其工作原理，給出在嵌入式系統(tǒng)中的應(yīng)用方法、硬件接口電路及應(yīng)用程序。

實(shí)時(shí)時(shí)鐘電路在以單片機(jī)為核心構(gòu)成的智能儀器儀表、測(cè)控系統(tǒng)、工業(yè)控制等領(lǐng)域有著廣泛的應(yīng)用，但現(xiàn)有的時(shí)鐘電路存在著外圍電路（如需外接晶振、電池）和接口電路（并行接口）復(fù)雜、功能單一等缺點(diǎn)。SD2001E則是在內(nèi)部集成了實(shí)時(shí)時(shí)鐘電路、串行非易失性SRAM、可充電電池、晶振及電池管理電路的新型實(shí)時(shí)時(shí)鐘芯片。該芯片與單片機(jī)的接口電路采用工業(yè)標(biāo)準(zhǔn)I2C總線，從而簡(jiǎn)化了接口電路設(shè)計(jì)。利用該芯片無(wú)需擴(kuò)展任何外圍元件，即可構(gòu)成一個(gè)高精度實(shí)時(shí)時(shí)鐘及具有256Kb非易失性SRAM的數(shù)據(jù)存儲(chǔ)電路。

1 主要特性及引腳說(shuō)明

SD2001E時(shí)鐘芯片的主要特性如下：

*年、月、日、星期、時(shí)、分、秒的BCD碼輸入/輸出；

*I2C總線接口（包括實(shí)時(shí)時(shí)鐘部分和SRAM部分）；

*自動(dòng)日歷到2099年（包括閏年自動(dòng)換算功能）；

*內(nèi)置晶振，出廠前已對(duì)時(shí)鐘進(jìn)行校準(zhǔn)，保證精度為±4×10 -6，即時(shí)鐘年誤差小于2min；

*低功耗，典型值為1.0μA（VDD=3.5V）；

*工作電壓為3.0～5.5V（其中NVRAM在4.5～5.5V工作）；

*可設(shè)置的兩路鬧鐘輸出及32 768Hz～1Hz的方波信號(hào)輸出；

*可設(shè)置的每分鐘固定中斷輸出或選定頻率固定中斷輸出；

*內(nèi)置充電電路和充電電池，充滿一次可保持內(nèi)部時(shí)鐘走時(shí)時(shí)間超過(guò)1年以上，可滿充電次數(shù)達(dá)200次；

*內(nèi)置電源管理電路，當(dāng)VDD≥3.0V，內(nèi)部電池不耗電；

*內(nèi)置穩(wěn)定電路及電池掉電檢測(cè)電路；

*內(nèi)置256Kb的非易失性SRAM，其擦寫(xiě)次數(shù)為100億次，且沒(méi)有內(nèi)部寫(xiě)延時(shí)。

SD2001E采用24腳DIP封裝形式。各引腳的功能如表1所列，其外形及引腳排列如圖1所示。

表1 SD2001E引腳說(shuō)明

引腳號(hào)標(biāo) 廖功 能特 征3TEST測(cè)試內(nèi)部電池電壓檢測(cè)4ON/OFF打開(kāi)/關(guān)閉SRAM，接低電平為打開(kāi)SRAM，接高電平時(shí)關(guān)閉此功能引腳主要用來(lái)降低芯片整體功耗10～12GND接地　13SCL串行時(shí)鐘輸入腳CMOS輸入（與VDD間無(wú)保護(hù)二極管）14VOUT3.3V穩(wěn)壓輸出腳，當(dāng)VDD≥3.4V時(shí)有效可供電流≤30mA，電壓精度3.3（1±0.02）V15SDA串行數(shù)據(jù)輸入/輸出腳N溝道開(kāi)路輸出（與VDD間無(wú)保護(hù)二極管）CMOS輸入1、2、22
16～18、5～9NC空引腳　19INT1報(bào)警中斷1輸出腳，根據(jù)中斷寄存器與狀態(tài)寄存器來(lái)設(shè)置其工作的模式，當(dāng)定時(shí)時(shí)間到達(dá)時(shí)輸出低電平或時(shí)鐘信號(hào)。它可通過(guò)重寫(xiě)狀態(tài)寄存器來(lái)禁止N溝道開(kāi)路輸出（與VDD端之間無(wú)保護(hù)二極管）20SDAESRAM串行數(shù)據(jù)輸入/輸出腳開(kāi)路輸出21SCLESRAM串行數(shù)據(jù)時(shí)鐘腳CMOS輸入23INT2報(bào)警中斷2輸出腳，同INT1　24VDD正電源　

2 工作原理

SD2001E內(nèi)部包括實(shí)時(shí)時(shí)鐘與NVRAM兩部分，內(nèi)部原理框圖如圖2所示。

2.1 實(shí)時(shí)時(shí)鐘

SD2001E實(shí)時(shí)時(shí)鐘是基于I2C總線的器件，故對(duì)該器件的操作必須嚴(yán)格遵守總線時(shí)序。當(dāng)CPU發(fā)出起始條件，建立與實(shí)時(shí)時(shí)鐘連接后，CPU通過(guò)SDA總線連續(xù)輸出4位器件地址、3位操作指令和1位讀/寫(xiě)指令，其格式如下：

DB7DB6DB5DB5DB3DB2DB1DB00110C2C1C0R/W

實(shí)時(shí)時(shí)鐘器件的地址固定為“0110”，接下來(lái)的3位操作指令構(gòu)成了對(duì)實(shí)時(shí)時(shí)鐘部分的8條操作指令，具體指令含義如表2所列。

表2 SD2001E實(shí)時(shí)時(shí)鐘指令表

C2C1C0操 作ACK數(shù)目000復(fù)位00（年），01（月）有，01（天），0（星期）00（分），00（秒）1001狀態(tài)寄存器存取2010實(shí)時(shí)數(shù)據(jù)1（從年數(shù)據(jù)開(kāi)始）存取8011實(shí)時(shí)數(shù)據(jù)2（從小時(shí)數(shù)據(jù)開(kāi)始）存取4100頻率事件設(shè)置1（INT1腳）3101頻率事件2（INT1腳）3110測(cè)試模式開(kāi)始111

【高精度時(shí)鐘芯片SDE及其應(yīng)用】相關(guān)文章：

FPGA芯片APA150及其應(yīng)用03-18

PCI接口芯片s5935及其應(yīng)用03-19

電力載波芯片ST7538及其應(yīng)用03-18

高精度鋰電池監(jiān)測(cè)芯片DS2762的原理及應(yīng)用03-18

Neuron多處理器芯片及其應(yīng)用03-18

USB總線接口芯片CH371及其應(yīng)用03-18

高精度AD轉(zhuǎn)換器LTC1606及其應(yīng)用03-18

會(huì)議芯片M34116及其在專網(wǎng)通信中的應(yīng)用03-19

PowerPC和Dallas的時(shí)鐘芯片接口設(shè)計(jì)03-18