- 相關(guān)推薦
基于PCI總線的雙DSP系統(tǒng)及WDM驅(qū)動(dòng)程序設(shè)計(jì)
摘要：介紹了PCI總線控制芯片PCI2040的功能及內(nèi)部結(jié)構(gòu)，分析了基于PCI總線的雙DSP通信的硬件結(jié)構(gòu)及實(shí)現(xiàn)方法，并描述了利用Windows2000 DDK開發(fā)WDM設(shè)備驅(qū)動(dòng)程序的方法及PCI雙DSP通信驅(qū)動(dòng)程序主要模塊的設(shè)計(jì)方法和編程注意要點(diǎn)。TI公司專門推出了PCI2040橋芯片是專門針對(duì)PCI總線和DSP接口用的，本文利用它和DSP來處理視頻信號(hào)，并用雙端口RAM實(shí)現(xiàn)DSP之間的數(shù)據(jù)傳輸。
1 硬件設(shè)計(jì)
1.1 PCI總線控制芯片PCI2040
PCI總線是一種不依附于某個(gè)具體處理器的局部總線，它支持32位或64位的總線寬度，頻率通常是33MHz，目前最快的PCI2.0總線工作頻率是66MHz。工作在33MHz、32位時(shí)，理論上最大數(shù)據(jù)傳輸速率能達(dá)到133MB/s。它支持猝發(fā)工作方式，提高了傳輸速度，支持即插即用，PCI部件和驅(qū)動(dòng)程序可以在各種不同的平臺(tái)上運(yùn)行[1]。
實(shí)現(xiàn)PCI總線協(xié)議一般有兩種方法，一是用FPGA設(shè)計(jì)實(shí)現(xiàn)，但PCI協(xié)議比較復(fù)雜，因此難度較大；二是采用PCI總線控制芯片，如AMCC公司的S5933、PLX公司的PCI9080等通用的PCI接口芯片。TI公司專門推出了針對(duì)PCI總線和DSP接口的芯片PCI2040[2]，它不但實(shí)現(xiàn)了PCI總線控制的功能，而且提供了和DSP芯片無縫的接口，因而大大簡化了系統(tǒng)設(shè)計(jì)的復(fù)雜度并縮短了開發(fā)時(shí)間。
PCI2040是一個(gè)PCI-DSP橋接器件，它提供了PCI局部總線和TMS320C54X 8位主機(jī)接口(HPI)與TMS320C6X 16位主機(jī)接口的無縫連接。一片PCI2040最多能同時(shí)掛接4片DSP芯片。同時(shí)，它還提供了一個(gè)串行EEPROM接口，一個(gè)通用輸入輸出接口(GPIO)和一個(gè)16位通用總線接口(為TI JTAG測(cè)試總線控制器提供接口)[2]。PCI2040只能作為PCI目標(biāo)設(shè)備使用，不能作為PCI主設(shè)備使用；它只支持單字的讀寫，不能提供DMA操作。PCI2040能夠兼容3.3V和5V信號(hào)環(huán)境?系統(tǒng)中的3.3V和5V信號(hào)可以直接從PCI插槽中獲得。
PCI2040和TMS320C6201的接口如圖1所示。
1.2 PCI2040寄存器說明
PCI2040橋256字節(jié)的配置頭如圖2所示，HPI CSR 基地址、控制空間基地址(Control Space Base Address)值都是系統(tǒng)自動(dòng)分配的。所有的PNP器件都是如此?它將控制空間映射到主機(jī)內(nèi)存，映射的空間大小為32KB。4片DSP芯片的選擇是通過解碼PCI_AD14、PCI_AD13來實(shí)現(xiàn)的，其對(duì)應(yīng)關(guān)系如表1所示。而DSP HPI寄存器的地址則是由PCI_AD12和PCI_AD11來決定的，其對(duì)應(yīng)關(guān)系如表2所示。
圖1 PCI2040和TMS320C6201的接口
表1 DSP選擇
AD[14:13]
TMS320C6x DSP
00
HCS0（選擇第一塊DSP）
01
HCS1（選擇第二塊DSP）
10
HCS2（選擇第三塊DSP）
11
HCS3（選擇第四塊DSP）
表1 HPI寄存器映射
AD[12:11]
TMS320C6x HPI Register
00
HPI控制寄存器
01
HPI地址寄存器
10
HPI自增數(shù)據(jù)寄存器
11
HPI數(shù)據(jù)寄存器
因此，DSP與主機(jī)交換數(shù)據(jù)的過程，也就是讀寫HPI寄存器的過程。也就是說，通過主機(jī)訪問DSP板上資源，只需要將相應(yīng)地址賦予HPIA寄存器中，然后讀寫數(shù)據(jù)就可以通過HPID寄存器。具體描述如下：
(1) 初始化PCI2040內(nèi)部配置寄存器，指向特定的DSP(因?yàn)楸鞠到y(tǒng)有兩塊DSP和PCI2040相連)，指定數(shù)據(jù)傳輸寬度為16位。
(2) 分配HPI CSR基地址和控制空間基地址，允許PCI2040進(jìn)行內(nèi)存映射或I/O端口映射。值得注意的是，PCI2040控制空間只能映射在主機(jī)的內(nèi)存空間里，不能映射在I/O空間。以上兩步都由驅(qū)動(dòng)程序完成。
(3) 脫離復(fù)位狀態(tài)后，PCI2040解碼從PCI總線來的地址，以此來做出響應(yīng)。若落入32KB的控制空間中，則根據(jù)PCI_AD12、PCI_AD11及PCI_AD14、PCI_AD13片選情況訪問相應(yīng)HPI寄存器。
(4)設(shè)定HPI控制寄存器中的BOB位，選擇正確的高低16位排列方式。
(5)主機(jī)開始對(duì)HPI寄存器進(jìn)行讀寫。
1.3 雙DSP系統(tǒng)硬件設(shè)計(jì)
本文所采用的雙DSP系統(tǒng)主要用來處理視頻信號(hào)及高速數(shù)據(jù)采集，該系統(tǒng)是基于TMS320C6201 DSP和PCI2040而設(shè)計(jì)的。此卡的主要功能是：(1)采集視頻信號(hào)或其他模擬信號(hào)經(jīng)A/D轉(zhuǎn)換后，交給DSP進(jìn)行相應(yīng)處理，然后將處理后的數(shù)據(jù)通過PCI2040經(jīng)PCI總線存放在計(jì)算機(jī)硬盤上或者直接存儲(chǔ)到板上RAM中，然后通過PCI總線將視頻數(shù)據(jù)傳送到主機(jī)后顯示。(2)兩塊DSP之間的通信可以通過McBSP或雙端口RAM。
該系統(tǒng)的特點(diǎn)有：兩塊TMS320C6201 DSP，處理能力可達(dá)3200MIPS；每片C6201帶512K SBSRAM，256KB FLASH；16KB高速雙口RAM用于兩塊C620
【基于PCI總線的雙DSP系統(tǒng)及WDM驅(qū)動(dòng)程序設(shè)計(jì)】相關(guān)文章：
基于VxWorks的多DSP系統(tǒng)的多任務(wù)程序設(shè)計(jì)03-18
基于PCI總線的雷達(dá)視頻采集方案03-19
基于PCI總線的CAN卡的設(shè)計(jì)與實(shí)現(xiàn)03-18
PCI總線協(xié)議的FPGA實(shí)現(xiàn)及驅(qū)動(dòng)設(shè)計(jì)03-18
基于 DSP 的網(wǎng)絡(luò)通信程序設(shè)計(jì)03-20
I2C總線在uClinux操作系統(tǒng)下的驅(qū)動(dòng)程序設(shè)計(jì)11-22
基于DSP的智能座椅系統(tǒng)的設(shè)計(jì)03-07