- 相關(guān)推薦
ADC信噪比的分析及高速高分辨率ADC電路的實(shí)現(xiàn)
摘要：首先從理論上分析了影響ADC信噪比的因素，然后以此為依據(jù)，從電路設(shè)計(jì)和器件選擇兩方出發(fā)，采用模/數(shù)轉(zhuǎn)換器AD6644AST-65進(jìn)行高速高分辨率ADC電路設(shè)計(jì)，并給出電路實(shí)測(cè)結(jié)果。在雷達(dá)、導(dǎo)航等軍事領(lǐng)域中，由于信號(hào)帶寬寬(有時(shí)可能高于10MHz)，要求ADC的采樣率高于30MSPS，分辨率大于10位。目前高速高分辨率ADC器件在采樣率高于10MSPS時(shí)，量化位數(shù)可達(dá)14位，但實(shí)際分辨率受器件自身誤差和電路噪聲的影響很大。在數(shù)字通信、數(shù)字儀表、軟件無(wú)線電等領(lǐng)域中應(yīng)用的高速ADC電路，在輸入信號(hào)低于1MHz時(shí)，實(shí)際分辨率可達(dá)10位，但隨輸入信號(hào)頻率的增加下降很快，不能滿足軍事領(lǐng)域的使用要求。
針對(duì)這一問(wèn)題，本文主要研究在不采用過(guò)采樣、數(shù)字濾波和增益自動(dòng)控制等技術(shù)條件下，如何提高高速高分辨率ADC電路的實(shí)際分辨率，使其最大限度地接近ADC器件自身的實(shí)際分辨率，即最大限度地提高ADC電路的信噪比。為此，本文首先從理論上分析了影響ADC信噪比的因素；然后從電路設(shè)計(jì)和器件選擇兩方面出發(fā)，設(shè)計(jì)了高速高分辨率ADC電路。經(jīng)實(shí)測(cè)表明，當(dāng)輸入信號(hào)頻率為0．96MHz時(shí)，該電路的實(shí)際分辨率為11．36位；當(dāng)輸入信號(hào)頻率為14．71MHz日寸，該電路的實(shí)際分辨率為10．88位。
1 影響ADC信噪比因素的理論分析
ADC的實(shí)際分辨率是用有效位數(shù)ENOB標(biāo)稱的。不考慮過(guò)采樣，當(dāng)滿量程單頻理想正弦波輸入時(shí)，實(shí)際分辨率可用下式表示：
ENOB=[SINA0(dB)-1．76]／6．02 (1)
式中，SINAD表示ADC的信噪失真比，指ADC滿量程單頻理想正弦波輸入信號(hào)的有效值與ADC輸出信號(hào)的奈奎斯特帶寬內(nèi)的全部其它頻率分量(包括諧波分量，但不包括直流允量)的總有效值之比。
ADC的信噪比SNR，指ADC滿量程單頻理想正弦波輸入信號(hào)的有效值與ADC輸出信號(hào)的奈奎斯特帶寬內(nèi)的全部其它頻率分量(不包括直流分量和諧波分量)總有效值之比。
由此可知，當(dāng)ADC的總諧波失真THD一定時(shí)，有效位數(shù)ENOB取決于SNR；ADC的SNR越高，其有效位數(shù)ENOB就越高。下面就來(lái)分析影響ADC信噪比SNR的因素。
理想ADC的噪聲由其固有的量化誤差(也稱為量化噪聲，如圖1所示)產(chǎn)生。但實(shí)際使用的ADC是非理想器件，它的實(shí)際轉(zhuǎn)換曲線與理想轉(zhuǎn)換曲線之間存在偏差，表現(xiàn)為多種誤差，如零點(diǎn)誤差、滿度誤差、增益誤差、積分非線性誤差I(lǐng)NL、微分非線性誤差DNL等。其中，零點(diǎn)誤差、滿度誤差、增益誤差是恒定誤差，只影響ADC的絕對(duì)精度，不影響ADC的SNR。INL指的是在校準(zhǔn)上述恒定誤差的基礎(chǔ)上，ADC實(shí)際轉(zhuǎn)換曲線與理想轉(zhuǎn)換曲線的最大偏差。而DNL指的是ADC實(shí)際量化間隔與理想量化間隔的最大偏差，改變ADC的量化誤差，能更直接地計(jì)算出ADC實(shí)際轉(zhuǎn)換曲線與理想轉(zhuǎn)換曲線的偏差對(duì)ADC的SNR的影響。
非理想ADC，除了上述誤差外，還有各種噪聲，如熱噪聲、孔徑抖動(dòng)。前者是由半導(dǎo)體器件內(nèi)部分子熱運(yùn)動(dòng)產(chǎn)生的，后者是由ADC孔徑延時(shí)的不確定性造成的。而ADC的外圍電路同樣會(huì)帶來(lái)噪聲，如ADC輸入級(jí)電路的熱噪聲、電源／地線上的雜波、空間電磁波干擾、外接時(shí)鐘的不穩(wěn)定性(導(dǎo)致ADC各采樣時(shí)鐘沿出現(xiàn)時(shí)刻不確定，帶來(lái)孔徑抖動(dòng))等，可以把它們都等效為ADC的上述兩種內(nèi)部噪聲。
上述誤差和噪聲的存在，導(dǎo)致ADC的SNR下降。下面先給出理想ADC的SNR計(jì)算公式，然后具體分析微分非線性誤差DNL、孔徑抖動(dòng)△tj和熱噪聲對(duì)ADC的SNR的影響。
1．1 理想ADC的SNR
理想ADC的量化誤差g(υ)與滿量程內(nèi)輸入信號(hào)的電壓V的關(guān)系如圖1所示。量化誤差為在[-q/2，q/2]內(nèi)均勻分布且峰-峰值等于q(q=1LSB，LSB表示理想ADC的最小量化間隔)的鋸齒波信號(hào)。
設(shè)N位ADC滿量程電壓為±1V，輸入信號(hào)為s(t)=sinωt，則輸入信號(hào)電壓有效值Vs=1/√2=2N/2√2×q，量化噪聲電壓有效值于是得ADC輸出信噪比為：
SNR=6．02N 1．76(dB) （2）
1．2 微分非線性誤差DNL
非理想ADC的量化間隔是非等寬的，這將導(dǎo)致ADC器件不能完全正確地把模擬信號(hào)轉(zhuǎn)化成相應(yīng)的二進(jìn)制碼，從而造成SNR的下降；且ADC每個(gè)量化的二進(jìn)制碼所對(duì)應(yīng)的量化間隔都不同，為便于分析，用ε(LSB)= εq表示實(shí)際量化間隔與理想量化間隔誤差的有效值，并近似認(rèn)為由于DNL的影響，在無(wú)失碼條件(DNL
【ADC信噪比的分析及高速高分辨率ADC電路的實(shí)現(xiàn)】相關(guān)文章：
高速ADC的性能測(cè)試03-18
軟件無(wú)線電中ADC/DAC性能分析及應(yīng)用03-07
換體DMA高速數(shù)據(jù)采集電路的CPLD實(shí)現(xiàn)03-18
10位65MSPS模數(shù)轉(zhuǎn)換芯片ADC10065的原理和應(yīng)用03-18
可滿足高性能數(shù)字接收機(jī)動(dòng)態(tài)性能要求的ADC和射頻器件03-18
錯(cuò)誤檢測(cè)與糾正電路的設(shè)計(jì)與實(shí)現(xiàn)03-20
汽車高速發(fā)飄分析03-07