- 相關推薦
設計具有ARQ功能的全雙工數(shù)據(jù)電臺
1 系統(tǒng)組成
系統(tǒng)由全雙工數(shù)據(jù)電臺和用戶的DTE終端設備組成，框圖如圖1所示。
全雙工數(shù)據(jù)電臺提供數(shù)傳通道，全雙工最大傳輸速率為64kb/s，ARQ功能由DTE終端通過軟件編程實現(xiàn)。
2 數(shù)據(jù)電臺的硬件設計
全雙工數(shù)據(jù)電臺由MCU 89C51、擴頻芯片W9310、射頻模塊W9360、MAX238（RS232接口芯片）、擴展并口8255及電臺的參數(shù)設置、波道顯示等電路組成，如圖2所示。
W9310為直接序列擴頻加解擴和數(shù)據(jù)處理芯片，它內部包括6個功能模塊：
*串行總線接口SBI—與MCU實現(xiàn)雙向通信；
*接收機—完成擴頻接收機的所有數(shù)字信號處理功能；
*發(fā)射機—產生擴頻的PN碼，并將加擴結果輸出到射頻模塊W9360；
*TDD控制器—實現(xiàn)TDD協(xié)議和各種握手信號、接口信號；
*發(fā)送和接收的FIFO—作為發(fā)送和接收數(shù)據(jù)的緩沖器；
*主時鐘產生器—產生驅動W9310各模塊的時鐘信號。
圖2中，各部分的作用是：
*MAX238為4入/4出的RS232接口芯片，實現(xiàn)TTL電平與RS232電平轉換。
*W9310的串口信號線（RTS、CTS、DCD、DTR、DSR、TXD、RXD）通過MAX238與DTE終端相接。另外，W9310為用戶提供接收時鐘（FCLK_RT）和發(fā)送時鐘（MHZ2_ST），在MHZ2_ST的上升沿采樣Tx引腳上的信號，在FCLK_RT的下降沿采樣Rx引腳上的信號。
*W9310與射頻模塊W9360的接口信號線有：DI、MODOUT、PLLSW、TXEN和RFPWR。其中，DI是W9360接收機送來的解調信號；MODOUT是W9310擴頻后的基帶信號，它輸出給W9360射頻模塊；TXEN控制射頻模塊的收/發(fā)轉換；PLLSW用來切換電臺的PLL；REPWR控制發(fā)射機功放電源的開關。
*89C51通過8255讀取電臺的工作參數(shù)設置，包括：全雙工/半雙工、發(fā)射的高/低功率、PN碼組、同步特字UW（Unique Word）、主叫方/被叫方、電臺的工作波道等；89C51在讀取電臺的工作參數(shù)后，通過它的P1口設置W9310、W9360的相應寄存器并將相關的引腳設置為高、低電平；89C51通過8255將當前工作的波道號送LED顯示，電臺的各種工作狀態(tài)指示送發(fā)送二極管顯示。
*W9360模塊提供基帶到RF和RF到基帶的信號轉換，模塊內Philips公司生產的UMA1015M雙頻率全臺器及兩個VCO，組成發(fā)送、接收波道選擇的兩個鎖相環(huán)。MCU根據(jù)設置的波道通過串口編程UMA1015M的控制寄存器。
綜合以上內容，圖3給出了DTE終端、MAX238、W9130和W9360的連線圖。
DTE與數(shù)據(jù)電臺的數(shù)口信號完全符合RS232C標準。在開始數(shù)據(jù)通信前，用戶必須使RTS、DTR信號有效，主叫方和被叫方完成捕獲突發(fā)幀和空閑突發(fā)幀交換后，W9310使CTS有效，表示W9310已準備好傳送Tx引腳上的數(shù)據(jù)；DCD信號有效時，表示W9310將接收的數(shù)據(jù)送到Rx引腳上。全雙工接口時序如圖4所示（假設RTS、DTR有效）。
3 TDD協(xié)議原理
W9310通過TDD協(xié)議實現(xiàn)全雙工。TDD協(xié)議將W9310輪流設置為發(fā)射機和接收機，當兩部電臺通信時，一部為主叫方，另一部為被叫方。TDD協(xié)議保證主叫方發(fā)送時，被叫方接收，反之亦然。對用戶而言，他們只關心在保證要求的傳輸速率下，電臺是否全雙工工作，所以，W9310的實際傳輸速率要高于用戶的數(shù)據(jù)速率。理想情況下，假設W9310的傳輸效率100%，而且不附加任何同步數(shù)據(jù)，那么，它的收發(fā)速率是用戶數(shù)據(jù)速率的2倍，一半時間發(fā)送數(shù)據(jù)，一半時間接收數(shù)據(jù)。但實際情況是，W9310為保持同步，它要在用戶的數(shù)據(jù)前添加同步開銷數(shù)據(jù)，所以，它的實際傳輸速率是用戶速率的2.6倍。
TDD協(xié)議中用到捕獲突發(fā)幀、空閑突發(fā)幀和數(shù)據(jù)幀三種幀結構，圖5為它們的結構圖。
幀中各部分的位數(shù)如表1所列。
表1
【設計具有ARQ功能的全雙工數(shù)據(jù)電臺】相關文章：
具有USB2.0接口的高速數(shù)據(jù)采集卡設計03-18
淺談數(shù)據(jù)庫信息管理系統(tǒng)的邏輯架構與功能設計03-13
談數(shù)據(jù)庫信息管理系統(tǒng)的邏輯架構與功能設計03-18
構建具有特色的景德鎮(zhèn)數(shù)據(jù)庫03-19
基于Markov鏈的停-等ARQ性能分析03-07
異地并行設計中WEB數(shù)據(jù)庫設計*03-18
網站界面的功能介紹及UI設計06-04