筆試題（信號）

1.cpu和內(nèi)存信號時序（使能，時鐘，讀寫，地址，數(shù)據(jù)），考慮建立時間保持時間，傳輸延時
2.高速信號的完整性?如何實現(xiàn)端接，解耦怎樣處理？
3.一個芯片輸入管腳圖，分析計算和一個TTL電平連接的電阻阻值范圍
4.復(fù)位信號的.處理方法,寫出你在設(shè)計中如何防止復(fù)位信號中的抖動?
5.有一個同步幀信號周期為5ms,長度為1us,現(xiàn)在有一個5ns的干擾信號,給定一個EPLD時鐘32Mhz,設(shè)計一個抗干擾模塊.
6.DSP與外設(shè)的讀寫問題,現(xiàn)在給定兩個SDRAM和一個DPRAM,要求畫出時鐘樹,寫出設(shè)計思路.
7.FPGA開發(fā)有哪幾步？功能？軟件硬件
8.VHDL/Verilog HDL寫一個異步清0鎖存器
9.同步邏輯異步邏輯優(yōu)缺點，多時鐘域設(shè)計方法,如何保證FPGA有效工作?
 

【筆試題（信號）】相關(guān)文章：

360筆試題目10-20

華為2017筆試題08-16

華為2017筆試試題08-10

桂林銀行筆試題筆經(jīng)10-21

手機(jī)沒信號信號差怎么解決08-19

QMS2007筆試審核知識模擬試題11-02

提高WiFi信號技巧11-13

解決WiFi信號死角11-13

解決WiFi信號死角11-13

野外求救信號11-05